用于芯片的輸入?yún)?shù)測(cè)試電路及方法

基本信息

申請(qǐng)?zhí)?/td> CN202111084023.1 申請(qǐng)日 -
公開（公告）號(hào) CN113533943B 公開（公告）日 2021-12-07
申請(qǐng)公布號(hào) CN113533943B 申請(qǐng)公布日 2021-12-07
分類號(hào) G01R31/28（2006.01）I;G01R1/04（2006.01）I 分類 測(cè)量；測(cè)試;
發(fā)明人 魯翔;李煒 申請(qǐng)（專利權(quán)）人 深圳市愛普特微電子有限公司
代理機(jī)構(gòu) 深圳市順天達(dá)專利商標(biāo)代理有限公司 代理人 車大瑩;郭偉剛
地址 518000廣東省深圳市南山區(qū)西麗街道西麗社區(qū)打石一路深圳國(guó)際創(chuàng)新谷八棟A座1702
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及用于芯片的輸入?yún)?shù)測(cè)試電路，測(cè)試電路包含在芯片中，包括多個(gè)串聯(lián)的測(cè)試單元，每個(gè)測(cè)試單元包括：第一端，連接封裝管腳或未封裝管腳；第二端，連接上一級(jí)測(cè)試單元的輸出；控制模塊，用于在初始化階段，將連接封裝管腳的測(cè)試單元設(shè)置為激活狀態(tài)，將連接未封裝管腳的測(cè)試單元設(shè)置為旁路狀態(tài)。本發(fā)明在初始化階段，將連接未封裝管腳的測(cè)試單元設(shè)置為旁路狀態(tài)，則在隨后的測(cè)試過程中，該測(cè)試單元被排除在測(cè)試鏈路之外，利用設(shè)置為激活狀態(tài)的測(cè)試單元，對(duì)封裝管腳進(jìn)行測(cè)試。由此，通過增加一個(gè)初始化步驟，可以實(shí)現(xiàn)根據(jù)封裝形式，自動(dòng)調(diào)整測(cè)試單元的結(jié)構(gòu)，從而實(shí)現(xiàn)測(cè)試TREE的最小化。