一種數(shù)據(jù)處理方法、裝置及系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN202110479777.0 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN112910932A 公開(kāi)（公告）日 2021-06-04
申請(qǐng)公布號(hào) CN112910932A 申請(qǐng)公布日 2021-06-04
分類號(hào) H04L29/06;H04L9/32 分類 電通信技術(shù);
發(fā)明人 朱云;李元驊;可為 申請(qǐng)（專利權(quán)）人 北京數(shù)盾信息科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 100094 北京市海淀區(qū)豐秀中路3號(hào)院10號(hào)樓5層101-502室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種數(shù)據(jù)處理方法、裝置及系統(tǒng)，所述方法包括：接收網(wǎng)絡(luò)數(shù)據(jù)報(bào)文；對(duì)所述網(wǎng)絡(luò)數(shù)據(jù)報(bào)文進(jìn)行解析，得到解析結(jié)果；若所述解析結(jié)果表示所述網(wǎng)絡(luò)數(shù)據(jù)報(bào)文是需要進(jìn)行安全處理的業(yè)務(wù)數(shù)據(jù)，將所述網(wǎng)絡(luò)數(shù)據(jù)報(bào)文發(fā)送至所述算法FPGA模塊進(jìn)行安全運(yùn)算處理，并接收所述算法FPGA模塊返回的運(yùn)算結(jié)果；若所述解析結(jié)果表示所述網(wǎng)絡(luò)數(shù)據(jù)報(bào)文是不需要進(jìn)行安全處理的控制數(shù)據(jù)，將所述控制數(shù)據(jù)發(fā)送至所述CPU處理。本發(fā)明的方案提高了中央處理器的運(yùn)算能力，增大了系統(tǒng)的算法處理性能，保證了安全性。