一種數(shù)據(jù)處理方法、裝置及簽名驗簽服務(wù)器
基本信息
申請?zhí)?/td> | CN202110479808.2 | 申請日 | - |
公開(公告)號 | CN113094762A | 公開(公告)日 | 2021-07-09 |
申請公布號 | CN113094762A | 申請公布日 | 2021-07-09 |
分類號 | G06F21/64(2013.01)I;G06F11/14(2006.01)I;G06F15/78(2006.01)I | 分類 | 計算;推算;計數(shù); |
發(fā)明人 | 朱云;李元驊;可為 | 申請(專利權(quán))人 | 北京數(shù)盾信息科技有限公司 |
代理機構(gòu) | - | 代理人 | - |
地址 | 100094北京市海淀區(qū)豐秀中路3號院10號樓5層101-502室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供一種數(shù)據(jù)處理方法、裝置及簽名驗簽服務(wù)器,方法包括:系統(tǒng)管理模塊通過后臺服務(wù)程序向底層硬件模塊發(fā)送控制指令;接收所述底層硬件模塊根據(jù)所述控制指令對所述底層硬件模塊傳輸?shù)臄?shù)據(jù)進行處理得到的處理結(jié)果;所述底層硬件模塊包括:中央處理器CPU、與所述CPU通信連接的現(xiàn)場可編程門陣列接口FPGA模塊以及所述接口FPGA模塊通信連接的算法FPGA模塊;所述接口FPGA模塊根據(jù)所述控制指令對其接收到的數(shù)據(jù)報文發(fā)送至所述算法FPGA模塊進行安全運算處理或者發(fā)送至所述CPU處理。本發(fā)明的方案使中央處理器CPU的運算能力得到了極大釋放,縮減了軟件開發(fā)的難度和周期;提高了快速響應(yīng)能力;保證了簽名驗簽服務(wù)器的安全性。 |
