一種安全網(wǎng)關(guān)的數(shù)據(jù)處理方法、裝置及安全網(wǎng)關(guān)

基本信息

申請?zhí)?/td> CN202110479830.7 申請日 -
公開（公告）號 CN113194097A 公開（公告）日 2021-07-30
申請公布號 CN113194097A 申請公布日 2021-07-30
分類號 H04L29/06（2006.01）I 分類 電通信技術(shù);
發(fā)明人 朱云;李元驊;可為 申請（專利權(quán)）人 北京數(shù)盾信息科技有限公司
代理機(jī)構(gòu) - 代理人 -
地址 100094北京市海淀區(qū)豐秀中路3號院10號樓5層101-502室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種安全網(wǎng)關(guān)的數(shù)據(jù)處理方法、裝置及安全網(wǎng)關(guān)，方法包括：網(wǎng)絡(luò)密鑰交換協(xié)議IKE業(yè)務(wù)處理模塊向底層硬件模塊發(fā)送控制指令；接收所述底層硬件模塊根據(jù)所述控制指令傳輸?shù)木W(wǎng)絡(luò)數(shù)據(jù)報(bào)文，進(jìn)行處理得到的處理結(jié)果；所述底層硬件模塊包括：中央處理器CPU、與所述CPU通信連接的中轉(zhuǎn)現(xiàn)場可編程門陣列FPGA模塊以及與所述接口FPGA模塊通信連接的算法FPGA模塊；所述接口FPGA模塊根據(jù)所述控制指令對其接收到的網(wǎng)絡(luò)數(shù)據(jù)報(bào)文發(fā)送至所述算法FPGA模塊進(jìn)行安全運(yùn)算處理或者發(fā)送至所述CPU處理。釋放了中央處理器CPU的運(yùn)算能力，縮減了軟件的開發(fā)難度與周期，提高了安全性和響應(yīng)能力。