存內(nèi)乘加計算電路、芯片、計算裝置

基本信息

申請?zhí)?/td> CN202110759749.4 申請日 -
公開（公告）號 CN113419705A 公開（公告）日 2021-09-21
申請公布號 CN113419705A 申請公布日 2021-09-21
分類號 G06F7/544（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 司鑫;常亮;陳亮;沈朝暉;吳強(qiáng) 申請（專利權(quán)）人 南京后摩智能科技有限公司
代理機(jī)構(gòu) 北京思源智匯知識產(chǎn)權(quán)代理有限公司 代理人 毛麗琴
地址 210046江蘇省南京市棲霞區(qū)經(jīng)濟(jì)技術(shù)開發(fā)區(qū)興智路6號興智科技園C棟第18層1807室
法律狀態(tài) -

摘要

摘要 本公開實施例公開了一種存內(nèi)乘加計算電路、芯片、計算裝置，其中，該電路包括：輸入特征數(shù)據(jù)驅(qū)動器、預(yù)設(shè)數(shù)量個局部存儲單元陣列和預(yù)設(shè)數(shù)量個計算單元、移位累加器；存儲單元用于存儲權(quán)重數(shù)據(jù)包括的單比特位，且權(quán)重數(shù)據(jù)包括的單比特位分別存儲在不同的局部存儲單元陣列中；計算單元用于將輸入特征數(shù)據(jù)驅(qū)動器的特征數(shù)據(jù)與對應(yīng)的權(quán)重數(shù)據(jù)包括的單比特位相乘，得到乘積；將所得到的至少一個乘積相加，得到中間乘加結(jié)果；移位累加器用于將各個中間乘加結(jié)果進(jìn)行移位累加，得到特征數(shù)據(jù)與權(quán)重數(shù)據(jù)的乘加結(jié)果。本公開實施例提高了電路的數(shù)據(jù)存儲密度。此外，可以靈活地為不同位寬的權(quán)重數(shù)據(jù)分配存儲單元，實現(xiàn)了數(shù)據(jù)乘加運(yùn)算的可重構(gòu)。