可用于數(shù)據(jù)讀取的精簡化的存算一體電路

基本信息

申請?zhí)?/td> CN202111115907.9 申請日 -
公開（公告）號 CN113838497A 公開（公告）日 2021-12-24
申請公布號 CN113838497A 申請公布日 2021-12-24
分類號 G11C7/10（2006.01）I;G11C8/10（2006.01）I;G06F7/50（2006.01）I;G06F7/523（2006.01）I;G06F7/544（2006.01）I;G06F7/575（2006.01）I 分類 信息存儲;
發(fā)明人 索超;司鑫;郝午陽;吳強(qiáng) 申請（專利權(quán)）人 南京后摩智能科技有限公司
代理機(jī)構(gòu) 北京思源智匯知識產(chǎn)權(quán)代理有限公司 代理人 靳濤濤
地址 210046江蘇省南京市棲霞區(qū)經(jīng)濟(jì)技術(shù)開發(fā)區(qū)興智路6號興智科技園C棟第18層1807室
法律狀態(tài) -

摘要

摘要 本公開實(shí)施例公開了一種可用于數(shù)據(jù)讀取的精簡化的存算一體電路、芯片、計(jì)算裝置，其中，該電路包括：讀地址譯碼器，用于根據(jù)待讀取數(shù)據(jù)地址從存儲計(jì)算單元陣列中選擇目標(biāo)存儲計(jì)算單元；數(shù)據(jù)輸入單元陣列，用于向目標(biāo)存儲計(jì)算單元輸入第一數(shù)據(jù)，向其他存儲計(jì)算單元輸入第二數(shù)據(jù)；存儲計(jì)算單元陣列，用于將第一數(shù)據(jù)和第二數(shù)據(jù)分別與對應(yīng)的存儲數(shù)據(jù)進(jìn)行第一預(yù)設(shè)方式的計(jì)算，并將計(jì)算結(jié)果輸入運(yùn)算單元陣列；運(yùn)算單元陣列，用于對輸入的計(jì)算結(jié)果進(jìn)行第二預(yù)設(shè)方式的計(jì)算，得到目標(biāo)存儲計(jì)算單元中的存儲數(shù)據(jù)。本公開實(shí)施例縮小了存算一體核的面積，減小了功耗，提高了存算一體核的數(shù)據(jù)讀寫的工作頻率，受外界干擾的影響變小，讀取數(shù)據(jù)操作的可靠性更高。