5G協(xié)議報文處理器架構(gòu)及5G協(xié)議報文處理方法

基本信息

申請?zhí)?/td> CN201910784009.9 申請日 -
公開（公告）號 CN110417812B 公開（公告）日 2021-11-23
申請公布號 CN110417812B 申請公布日 2021-11-23
分類號 H04L29/06;H04W80/02 分類 電通信技術(shù);
發(fā)明人 劉大可;周信兵;劉劭晗 申請（專利權(quán)）人 北京無極芯動科技有限公司
代理機構(gòu) 北京路浩知識產(chǎn)權(quán)代理有限公司 代理人 張秀程
地址 211800 江蘇省南京市江蘇自貿(mào)區(qū)南京片區(qū)江浦街道浦濱路320號科創(chuàng)總部大廈C座908室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種5G協(xié)議報文處理器架構(gòu)及5G協(xié)議報文處理方法，所述架構(gòu)包括：存儲管理模塊、主存儲模塊、緩存模塊、寄存器模塊、快通路處理模塊和慢通路處理模塊；存儲管理模塊與主存儲模塊連接，主存儲模塊與緩存模塊連接，緩存模塊與寄存器模塊連接，寄存器模塊分別與快通路處理模塊和慢通路處理模塊連接，存儲管理模塊分別與快通路處理模塊和慢通路處理模塊連接。本發(fā)明提供的5G協(xié)議報文處理器架構(gòu)及5G協(xié)議報文處理方法，通過設(shè)計面向協(xié)議棧處理的宏操作專用指令，分解并加速拆包和封裝，實時數(shù)據(jù)提取與安排的宏操作，并通過對宏操作編程，通過執(zhí)行拆包打包加速宏指令，一步提取出多層報頭的多段信息實施并行處理，提高了數(shù)據(jù)處理速率。