網(wǎng)絡(luò)處理器及網(wǎng)絡(luò)數(shù)據(jù)的入棧處理方法
基本信息
申請?zhí)?/td> | CN201910784012.0 | 申請日 | - |
公開(公告)號(hào) | CN110535847B | 公開(公告)日 | 2021-08-31 |
申請公布號(hào) | CN110535847B | 申請公布日 | 2021-08-31 |
分類號(hào) | H04L29/06(2006.01)I;H04L1/00(2006.01)I | 分類 | 電通信技術(shù); |
發(fā)明人 | 劉大可;周信兵;劉劭晗 | 申請(專利權(quán))人 | 北京無極芯動(dòng)科技有限公司 |
代理機(jī)構(gòu) | 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 程琛 |
地址 | 211800江蘇省南京市江蘇自貿(mào)區(qū)南京片區(qū)江浦街道浦濱路320號(hào)科創(chuàng)總部大廈C座908室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明實(shí)施例提供一種網(wǎng)絡(luò)處理器及網(wǎng)絡(luò)數(shù)據(jù)的入棧處理方法,該處理器包括:從機(jī)、中控單元及主機(jī)。從機(jī)包括:功能單元陣列模塊,用于實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)包的處理,由多個(gè)功能單元構(gòu)成;控制模塊,用于對長指令進(jìn)行解碼,將解碼得到的每一子指令發(fā)送至對應(yīng)的功能單元,并控制每一功能單元執(zhí)行子指令時(shí)的順序;每一功能單元設(shè)有對應(yīng)的配置寄存器,配置寄存器中存儲(chǔ)有一套配置向量,每一配置向量中存儲(chǔ)有對應(yīng)的配置信息,一套配置向量對應(yīng)于一種類型的網(wǎng)絡(luò)協(xié)議,在處理器配置加載周期,每一功能單元根據(jù)子指令選取對應(yīng)的配置向量,并讀取配置信息后加載到相應(yīng)的配置信息寄存器中。通過指令的可重構(gòu)設(shè)計(jì),降低指令復(fù)雜度,易于編程,并支持多種網(wǎng)絡(luò)協(xié)議。 |
