一種基于FPGA的高速網(wǎng)絡數(shù)據(jù)傳輸系統(tǒng)及方法
基本信息
| 申請?zhí)?/td> | CN202010853885.5 | 申請日 | - |
| 公開（公告）號 | CN111740847A | 公開（公告）日 | 2020-10-02 |
| 申請公布號 | CN111740847A | 申請公布日 | 2020-10-02 |
| 分類號 | H04L12/02(2006.01)I | 分類 | 電通信技術; |
| 發(fā)明人 | 王自偉;王志奇;胡嘯東;徐亞東;朱峰;李振斌 | 申請（專利權(quán)）人 | 常州楠菲微電子有限公司 |
| 代理機構(gòu) | 湖南兆弘專利事務所（普通合伙） | 代理人 | 常州楠菲微電子有限公司 |
| 地址 | 213000江蘇省常州市武進國家高新技術產(chǎn)業(yè)開發(fā)區(qū)新雅路18號525室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開了一種基于FPGA的高速網(wǎng)絡數(shù)據(jù)傳輸系統(tǒng)及方法，本發(fā)明的系統(tǒng)包括上位機、PCIe交換機、網(wǎng)絡交換機和至少兩個安裝于PCIe交換機的FPGA計算板卡，本發(fā)明的方法中，上位機將運算數(shù)據(jù)發(fā)送給報文發(fā)送FPGA計算板卡，報文發(fā)送FPGA計算板卡將數(shù)據(jù)處理后按照連接號發(fā)送至報文接收FPGA計算板卡，若計算未完成，報文接收FPGA計算板卡作為下一報文發(fā)送FPGA計算板卡將數(shù)據(jù)處理后發(fā)送至下一報文接收FPGA計算板卡直到計算完成并將計算結(jié)果返回上位機，本發(fā)明實現(xiàn)了上位機與FPGA計算板卡之間的數(shù)據(jù)傳輸以及FPGA計算板卡之間的數(shù)據(jù)轉(zhuǎn)發(fā)，利用FPGA的帶寬實現(xiàn)高速網(wǎng)絡數(shù)據(jù)傳輸。?? |
