CIS像素陣列任意像元完全耗盡電壓的測試電路
基本信息
申請?zhí)?/td> | CN202011589600.8 | 申請日 | - |
公開(公告)號 | CN112738433A | 公開(公告)日 | 2021-04-30 |
申請公布號 | CN112738433A | 申請公布日 | 2021-04-30 |
分類號 | H04N5/374;H04N17/00 | 分類 | 電通信技術(shù); |
發(fā)明人 | 王瑋;范春暉 | 申請(專利權(quán))人 | 上海集成電路裝備材料產(chǎn)業(yè)創(chuàng)新中心有限公司 |
代理機(jī)構(gòu) | 上海天辰知識產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) | 代理人 | 吳世華;尹一凡 |
地址 | 201800 上海市嘉定區(qū)葉城路1288號6幢JT2216室 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供一種CIS像素陣列任意像元完全耗盡電壓的測試電路,包括若干個像素單元和讀出電路,所述像素單元呈行列排布,且通過所述讀出電路相連;同一列的像素單元的傳輸管的柵極共用一第一電壓輸入端;同一行的像素單元的懸浮漏極共用一第二電壓輸入端,光電二極管的第一端共用一測試電壓輸出端,由此獲得相應(yīng)列的相應(yīng)行的像素單元,即測試像元的完全耗盡電壓。本發(fā)明方便有效的監(jiān)控和提高像素陣列中像元滿阱容量的一致性,制造出高質(zhì)量的圖像傳感器像素陣列,提高采集圖像的質(zhì)量。 |
