PCIe鏈路的功耗管理方法以及終端設(shè)備和存儲介質(zhì)

基本信息

申請?zhí)?/td> CN202110503893.1 申請日 -
公開(公告)號 CN113220107A 公開(公告)日 2021-08-06
申請公布號 CN113220107A 申請公布日 2021-08-06
分類號 G06F1/3215(2019.01)I;G06F1/3234(2019.01)I;G06F1/3287(2019.01)I;G06F13/42(2006.01)I 分類 計算;推算;計數(shù);
發(fā)明人 林德偉;汪揚杰;蔣輝;李磊;陳炳軍 申請(專利權(quán))人 聯(lián)蕓科技(杭州)股份有限公司
代理機構(gòu) 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 代理人 蔡純;李秀霞
地址 310051浙江省杭州市濱江區(qū)阡陌路459號聚光中心C1座6樓
法律狀態(tài) -

摘要

摘要 本公開提供一種PCIe鏈路的功耗管理方法以及終端設(shè)備和存儲介質(zhì),其中,PCIe鏈路用于連接第一終端設(shè)備和第二終端設(shè)備,功耗管理方法應(yīng)用在第一終端設(shè)備的PCIe控制器上,功耗管理方法包括:檢測PCIe鏈路是否處于L0狀態(tài);在PCIe鏈路處于L0狀態(tài)的情況下,監(jiān)測PCIe鏈路是否空閑;以及,當(dāng)監(jiān)測到PCIe鏈路空閑時,關(guān)斷第一終端設(shè)備應(yīng)用層中為了完成數(shù)據(jù)傳輸而設(shè)置的各個目標(biāo)模塊的時鐘。本公開降低了PCIe鏈路的功耗,使得終端設(shè)備的低功耗需求得以滿足。