ASIC存儲器自動轉(zhuǎn)FPGA的IP核的方法及可讀介質(zhì)

基本信息

申請?zhí)?/td> CN202010504751.2 申請日 -
公開（公告）號 CN111814416A 公開（公告）日 2020-10-23
申請公布號 CN111814416A 申請公布日 2020-10-23
分類號 G06F30/34(2020.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 王書浩 申請（專利權(quán)）人 上海賽昉科技有限公司
代理機(jī)構(gòu) 上海邦德專利代理事務(wù)所（普通合伙） 代理人 上海賽昉科技有限公司
地址 201203上海市浦東新區(qū)中國（上海）自由貿(mào)易試驗(yàn)區(qū)盛夏路61弄張潤大廈2號電梯樓層5層（實(shí)際樓層4層）02室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體涉及一種ASIC存儲器自動轉(zhuǎn)FPGA的IP核的方法及可讀介質(zhì)，本發(fā)明針對ASIC帶bist的memroy進(jìn)行處理的，由于FPGA的特殊工藝，沒有ASIC中帶特殊bist的memory那么靈活，該發(fā)明運(yùn)用python進(jìn)行文本處理，對特殊要求的memory進(jìn)行拼接轉(zhuǎn)換，合理的解決了這個(gè)問題，可以生成FPGA原型驗(yàn)證所以需要的IP中的dcp，stub，xci文件，對后續(xù)FPGA的原型綜合，布局布線都有很重要的幫助，對整個(gè)FPGA原型驗(yàn)證起到了很重要的幫助。本發(fā)明可以自動根據(jù)ASIC的memory大小，來自動生成FPGA的bram和dram，并且能夠生成emulator的memory模型，而且能夠自動產(chǎn)生仿真文件，對生成的memory進(jìn)行自檢。可以更快速，更智能進(jìn)行原型驗(yàn)證。同時(shí)可以更好的進(jìn)行FPGA的時(shí)序收斂。??