利用I2C地址匹配喚醒的低功耗芯片架構(gòu)及喚醒方法
基本信息
| 申請?zhí)?/td> | CN202010827718.3 | 申請日 | - |
| 公開（公告）號 | CN112148662A | 公開（公告）日 | 2020-12-29 |
| 申請公布號 | CN112148662A | 申請公布日 | 2020-12-29 |
| 分類號 | G06F13/42(2006.01)I | 分類 | 計算；推算；計數(shù); |
| 發(fā)明人 | 佘磊 | 申請（專利權(quán)）人 | 上海賽昉科技有限公司 |
| 代理機(jī)構(gòu) | 上海邦德專利代理事務(wù)所（普通合伙） | 代理人 | 上海賽昉科技有限公司 |
| 地址 | 201203上海市浦東新區(qū)自由貿(mào)易試驗區(qū)盛夏路61弄張潤大廈2號電梯樓層5層（實際樓層4層）02室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體涉及一種利用I2C地址匹配喚醒的低功耗芯片架構(gòu)及喚醒方法，包括：實現(xiàn)片上系統(tǒng)主要功能的PD_SOC電源域；實現(xiàn)整體的上下電、各組分別retention和powerdown多種低功耗模式的組合的PD_RAM電源域；實現(xiàn)全局配置、全局時鐘復(fù)位和功耗管理的PD_LPM電源域；實現(xiàn)always on域的全局配置、低頻時鐘和全局復(fù)位、喚醒和電源/功耗管理的PD_AON電源域。本發(fā)明通過設(shè)置I2C從機(jī)地址匹配模塊，使I2C從機(jī)低功耗芯片處于最低功耗模式，利用I2C的SCL和SDA來驅(qū)動I2C從機(jī)地址匹配模塊，當(dāng)?shù)刂菲ヅ鋾r，觸發(fā)I2C從機(jī)低功耗芯片從低功耗模式退出至工作模式，在完全不增加系統(tǒng)集成成本的情況下，I2C從機(jī)低功耗芯片能使用最低功耗模式，解決了傳統(tǒng)設(shè)計不能兼顧功耗和系統(tǒng)集成成本的缺陷。?? |
