帶冗余位全異步SARADC亞穩(wěn)態(tài)消除電路與方法

基本信息

申請(qǐng)?zhí)?/td> CN201410433801.7 申請(qǐng)日 -
公開（公告）號(hào) CN104242934B 公開（公告）日 2017-12-29
申請(qǐng)公布號(hào) CN104242934B 申請(qǐng)公布日 2017-12-29
分類號(hào) H03M1/10(2006.01)I 分類 基本電子電路;
發(fā)明人 譚榮;向建軍 申請(qǐng)（專利權(quán)）人 中國農(nóng)業(yè)銀行股份有限公司成都雙流支行
代理機(jī)構(gòu) 成都金英專利代理事務(wù)所（普通合伙） 代理人 袁英
地址 610041 四川省成都市高新區(qū)天府五街200號(hào)1號(hào)樓A座4樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種帶冗余位全異步SAR?ADC亞穩(wěn)態(tài)消除電路，它包括電容陣列DAC和比較器，它還包括全異步控制環(huán)、計(jì)數(shù)器和振蕩器。本發(fā)明的有益效果是如果某一位比較時(shí)，比較器進(jìn)入了亞穩(wěn)態(tài)，將有效的消除亞穩(wěn)態(tài)，使電路回到正常比較狀態(tài)，最大化ADC的性能；同時(shí)，由于本發(fā)明沒有在出現(xiàn)亞穩(wěn)態(tài)時(shí)，結(jié)束整個(gè)比較周期，而是后續(xù)位繼續(xù)進(jìn)行比較，這對(duì)即便帶有冗余位的全異步SAR?ADC，特別是帶補(bǔ)償位的全異步SAR?ADC，也能有效保障性能。