自動(dòng)化FPGA驗(yàn)證系統(tǒng)
基本信息
| 申請(qǐng)?zhí)?/td> | CN202011450820.2 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112507645A | 公開(kāi)（公告）日 | 2021-03-16 |
| 申請(qǐng)公布號(hào) | CN112507645A | 申請(qǐng)公布日 | 2021-03-16 |
| 分類號(hào) | G06F30/347(2020.01)I;G06F30/398(2020.01)I | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 謝寶森 | 申請(qǐng)（專利權(quán)）人 | 深圳安創(chuàng)芯工場(chǎng)科技有限公司 |
| 代理機(jī)構(gòu) | 北京棘龍知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 戴麗偉 |
| 地址 | 518000廣東省深圳市前海深港合作區(qū)前灣一路1號(hào)A棟201室(入駐深圳市前海商務(wù)秘書(shū)有限公司) | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請(qǐng)實(shí)施例提供一種自動(dòng)化FPGA驗(yàn)證系統(tǒng)，包括：用于裝載邏輯設(shè)計(jì)代碼的第一FPGA芯片組、用于IO MUX功能切換的第二FPGA芯片組以及多個(gè)外圍電路，所述第二FPGA芯片組與所述外圍電路連接；所述第一FPGA芯片組和所述第二FPGA芯片組通過(guò)通信接口和芯片IO口連接，所述芯片IO口用于對(duì)所述外圍電路的功能信號(hào)進(jìn)行功能復(fù)用，所述通信接口用于在所述芯片IO口進(jìn)行功能復(fù)用時(shí)，實(shí)現(xiàn)所述第一FPGA芯片組和所述第二FPGA芯片組的同步配合。本申請(qǐng)能夠快速、準(zhǔn)確和便捷的實(shí)現(xiàn)FPGA的自動(dòng)化驗(yàn)證。?? |
