一種基于FPGA的車(chē)輛檢測(cè)雷達(dá)信號(hào)處理器
申請(qǐng)?zhí)?/td> | CN202011572623.8 | 申請(qǐng)日 | - |
公開(kāi)(公告)號(hào) | CN112924971A | 公開(kāi)(公告)日 | 2021-06-08 |
申請(qǐng)公布號(hào) | CN112924971A | 申請(qǐng)公布日 | 2021-06-08 |
分類(lèi)號(hào) | G01S13/92 | 分類(lèi) | 測(cè)量;測(cè)試; |
發(fā)明人 | 黃璇;王康;顧紅 | 申請(qǐng)(專(zhuān)利權(quán))人 | 陜西烽火實(shí)業(yè)有限公司 |
代理機(jī)構(gòu) | - | 代理人 | - |
地址 | 210094 江蘇省南京市玄武區(qū)孝陵衛(wèi)街道200號(hào) | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開(kāi)了一種基于FPGA的車(chē)輛檢測(cè)雷達(dá)信號(hào)處理器,包括初始化配置模塊,用于配置信號(hào)處理板以及DSP的初始化;CSI2接口通信模塊,用于接收并解包從射頻前端傳輸過(guò)來(lái)的數(shù)據(jù);SRIO通信模塊,用于進(jìn)行大批量數(shù)據(jù)的高速傳遞;DBF波束形成模塊,用于對(duì)采樣數(shù)據(jù)進(jìn)行DBF運(yùn)算并將其合并為左/右兩路波束輸出;數(shù)據(jù)重排模塊,用于按照信號(hào)處理的要求合理安排數(shù)據(jù)輸入順序和輸出順序;Keystone變換實(shí)現(xiàn)模塊,用于矯正相參積累中的高速目標(biāo)距離門(mén)走動(dòng);速度模糊數(shù)補(bǔ)償以及MTD處理實(shí)現(xiàn)模塊,用于動(dòng)目標(biāo)檢測(cè)以及對(duì)存在速度模糊的測(cè)量目標(biāo)進(jìn)行模糊數(shù)補(bǔ)償。本發(fā)明具有體積小、成本低、測(cè)量精度高和運(yùn)行穩(wěn)定的特點(diǎn),實(shí)現(xiàn)了對(duì)高速車(chē)輛去斜回波信號(hào)的接收與處理。 |
