一種在嵌入式系統(tǒng)中加快線性對運算的實現(xiàn)方法及裝置

基本信息

申請?zhí)?/td> CN202011609314.3 申請日 -
公開（公告）號 CN112769552A 公開（公告）日 2021-05-07
申請公布號 CN112769552A 申請公布日 2021-05-07
分類號 H04L9/08(2006.01)I;G06F9/30(2006.01)I 分類 -
發(fā)明人 王亞偉;司明;王磊;雷艷 申請（專利權）人 北京宏思電子技術有限責任公司
代理機構 - 代理人 -
地址 100085北京市海淀區(qū)學清路9號匯智大廈B座15層1505
法律狀態(tài) -

摘要

摘要 本發(fā)明公開一種在嵌入式系統(tǒng)中加快線性對運算的實現(xiàn)方法及裝置，涉及信息安全領域。該方法包括：協(xié)處理器獲取第一預設值、第二預設值、獲取第一數(shù)據組；將第一數(shù)據組存儲到第二寄存器中；對第一預設值、第二預設值、第一寄存器中的數(shù)據、第二寄存器中的數(shù)據、第三寄存器中的數(shù)據、第四寄存器中的數(shù)據、第五寄存器中的數(shù)據、第六寄存器中的數(shù)據、第七寄存器中的數(shù)據進行計算得到線性對運算結果并保存。本發(fā)明技術方案應用于解密、簽名等過程，通過對線性對運算進行拆分，大大減少了運算時間，進一步地提高使用本發(fā)明技術方案的各種安全應用的效率。??