RS編碼器串并混用編碼電路、編碼方法及RS編碼器

基本信息

申請?zhí)?/td> CN201811540267.4 申請日 -
公開（公告）號 CN109672453A 公開（公告）日 2019-04-23
申請公布號 CN109672453A 申請公布日 2019-04-23
分類號 H03M13/15（2006.01）I; H04L1/00（2006.01）I 分類 基本電子電路;
發(fā)明人 孟繁盛; 王超; 梁健林; 樊曉華 申請（專利權(quán)）人 上海沿芯微電子科技有限公司
代理機構(gòu) 蘇州創(chuàng)元專利商標事務(wù)所有限公司 代理人 上海沿芯微電子科技有限公司
地址 200125 上海市浦東新區(qū)南匯新城鎮(zhèn)海洋一路333號4號樓102室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種RS編碼器串并混用編碼電路、編碼方法及RS編碼器，編碼電路包括串行編碼模塊、并行編碼模塊和串并混用控制器，編碼方法如下：并行編碼模塊對輸入編碼器的數(shù)據(jù)流的第一預(yù)設(shè)區(qū)域的數(shù)據(jù)進行一次或多次并行編碼，得到并行編碼結(jié)果；串并混用控制器將并行編碼結(jié)果轉(zhuǎn)換為串行編碼模塊的初始狀態(tài)值，初始狀態(tài)值的個數(shù)與每一次并行編碼時輸入數(shù)據(jù)的個數(shù)相同；串行編碼模塊對數(shù)據(jù)流的第二預(yù)設(shè)區(qū)域的數(shù)據(jù)進行一次或多次串行編碼，得到校驗碼；根據(jù)第一預(yù)設(shè)區(qū)域的數(shù)據(jù)、第二預(yù)設(shè)區(qū)域的數(shù)據(jù)與校驗碼，得到RS編碼結(jié)果。本發(fā)明按預(yù)設(shè)的并行數(shù)據(jù)進行并行編碼處理，不足并行數(shù)據(jù)的按串行處理方式，提高編碼速度并減少全部采用并行處理時的面積。