一種FPGA片上低功耗系統(tǒng)

基本信息

申請(qǐng)?zhí)?/td> CN201310258547.7 申請(qǐng)日 -
公開（公告）號(hào) CN103346779A 公開（公告）日 2013-10-09
申請(qǐng)公布號(hào) CN103346779A 申請(qǐng)公布日 2013-10-09
分類號(hào) H03K19/177(2006.01)I 分類 基本電子電路;
發(fā)明人 何弢 申請(qǐng)（專利權(quán)）人 成都鴻智電通微電子有限公司
代理機(jī)構(gòu) 成都高遠(yuǎn)知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 成都鴻芯紀(jì)元科技有限公司;北京鴻智電通科技有限公司
地址 610041 四川省成都市高新區(qū)天府大道北段1480號(hào)6幢102室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開一種FPGA片上低功耗系統(tǒng)，包括參考電壓電路、上電復(fù)位模塊、DLL電源模塊、SRAM電源模塊；所述參考電壓電路提供1.2V和1.8V的雙電壓基準(zhǔn)，上電復(fù)位模塊包括一個(gè)在芯片電源上升到1.6V時(shí)發(fā)出上電復(fù)位的POR脈沖信號(hào)的上電復(fù)位電路，DLL電源模塊包括一個(gè)為DLL延遲鏈提供2V電壓的穩(wěn)壓器，所述SRAM電源模塊從芯片電源VDD通過(guò)電壓變換得到另一電壓SRAMVDD，所述SRAMVDD電壓高于電壓VDD，電壓SRAMVDD和電壓VDD分別加在不同的SRAM單元上，SRAMVDD電壓同時(shí)加在SRAM單元的PMOS晶體管的源端和PMOS晶體管的襯底上。本發(fā)明能降低FPGA芯片了芯片的動(dòng)態(tài)開關(guān)功耗和短路功率，降低SRAM存儲(chǔ)器的動(dòng)態(tài)開關(guān)功耗和靜態(tài)直流功率，提高FPGA芯片的安全性和工作的穩(wěn)定性。