一種降低MOSFET襯底電阻的制作方法及其器件

基本信息

申請(qǐng)?zhí)?/td> CN202110951154.9 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN113707549A 公開(kāi)（公告）日 2021-11-26
申請(qǐng)公布號(hào) CN113707549A 申請(qǐng)公布日 2021-11-26
分類(lèi)號(hào) H01L21/28（2006.01）I;H01L21/336（2006.01）I;H01L29/417（2006.01）I;H01L29/78（2006.01）I 分類(lèi) 基本電氣元件;
發(fā)明人 何昌 申請(qǐng)（專(zhuān)利權(quán)）人 深圳市美浦森半導(dǎo)體有限公司
代理機(jī)構(gòu) 東莞市卓易專(zhuān)利代理事務(wù)所（普通合伙） 代理人 王再興
地址 518000廣東省深圳市南山區(qū)招商街道水灣社區(qū)太子路22號(hào)金融中心大廈1601
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種降低MOSFET襯底電阻的制作方法及其器件，提供一半導(dǎo)體襯底，所述襯底上設(shè)有外延片，在所述外延片上進(jìn)行溝槽刻蝕形成第一溝槽；在所述外延片及第一溝槽內(nèi)表面生長(zhǎng)一層?xùn)艠O氧化層，并在柵極氧化層上表面沉積一絕緣介質(zhì)層；通過(guò)淀積向所述第一溝槽內(nèi)填充多晶硅后，再進(jìn)行回刻；采用離子注入工藝注入離子后退火；在所述襯底背面進(jìn)行溝槽刻蝕，形成第二溝槽；在所述襯底背面及第二溝槽內(nèi)沉積背面金屬層；通過(guò)在MOSFET增加了一步背面溝槽刻蝕工藝，形成第二溝槽，并在襯底背面及第二溝槽內(nèi)沉積背面金屬層，使得芯片襯底厚度保持不變的情況下，降低芯片襯底電阻，從而降低器件的導(dǎo)通電阻，工藝簡(jiǎn)單、成本低。