一種全能型驅(qū)動(dòng)器的布局方法及其全能型驅(qū)動(dòng)器
基本信息
| 申請(qǐng)?zhí)?/td> | CN201911284344.9 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN111025975B | 公開(kāi)（公告）日 | 2021-02-26 |
| 申請(qǐng)公布號(hào) | CN111025975B | 申請(qǐng)公布日 | 2021-02-26 |
| 分類號(hào) | G05B19/042(2006.01)I | 分類 | 控制；調(diào)節(jié); |
| 發(fā)明人 | 張榮亮;龔耀京;王倩;楊運(yùn)海 | 申請(qǐng)（專利權(quán)）人 | 深圳弘遠(yuǎn)電氣有限公司 |
| 代理機(jī)構(gòu) | 廣東中科華海知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 常潔 |
| 地址 | 518000廣東省深圳市龍華區(qū)龍華街道清湖社區(qū)雪崗北路416號(hào)A1棟301 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種全能型驅(qū)動(dòng)器的布局方法，所述基板上集成主運(yùn)算芯片、螺釘式端子、RJ45網(wǎng)口、DB，同時(shí)設(shè)計(jì)在同一塊整體的電路板上以便于布局結(jié)構(gòu)和所述電路基板的電磁兼容設(shè)計(jì)間的相互耦合和充分優(yōu)化后的解耦，實(shí)現(xiàn)包括通信、速度反饋、通用I/O端子陣列、存儲(chǔ)、顯示、線纜整理等各端口的位于電路板上的絕對(duì)位置，和其相互間的相對(duì)位置很好的滿足由主控制芯片DSP+FPGA為主的控制中心對(duì)這些端口在運(yùn)算速度及響應(yīng)上的高速硬件通道的要求。?? |
