降低芯片邏輯翻轉(zhuǎn)率的方法及結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201910763404.9 申請日 -
公開（公告）號 CN110688813A 公開（公告）日 2020-01-14
申請公布號 CN110688813A 申請公布日 2020-01-14
分類號 G06F30/32;G06F115/06 分類 計算；推算；計數(shù);
發(fā)明人 何文俊;郭凱 申請（專利權(quán)）人 青芯半導(dǎo)體科技（上海）有限公司
代理機構(gòu) 上海啟核知識產(chǎn)權(quán)代理有限公司 代理人 上海億算科技有限公司
地址 200120 上海市浦東新區(qū)中國（上海）自由貿(mào)易試驗區(qū)張衡路200號2幢3層
法律狀態(tài) -

摘要

摘要 發(fā)明提供了一種降低芯片邏輯翻轉(zhuǎn)率的方法及結(jié)構(gòu)，N個寄存器中存儲的數(shù)據(jù)不參與到傳遞過程中多級寄存器的翻轉(zhuǎn)，N為大于等于1的自然數(shù)，而是當所述反向標識的值為預(yù)設(shè)標識的值時，直接將N個寄存器中存儲的數(shù)據(jù)與N位初始信號進行異或運算，從而得到預(yù)期信號，整體上有效的降低了邏輯翻轉(zhuǎn)率，從而降低了系統(tǒng)功耗。