一種優(yōu)化加載電路網(wǎng)表的方法

基本信息

申請?zhí)?/td> CN202110801239.9 申請日 -
公開（公告）號 CN113420516B 公開（公告）日 2022-02-22
申請公布號 CN113420516B 申請公布日 2022-02-22
分類號 G06F30/327（2020.01）I;G06F40/211（2020.01）I;G06F40/279（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 范對鵬;徐啟迪;何西華;吳大可;周振亞 申請（專利權(quán)）人 北京華大九天科技股份有限公司
代理機構(gòu) 北京德崇智捷知識產(chǎn)權(quán)代理有限公司 代理人 王金雙
地址 100102北京市朝陽區(qū)利澤中二路2號A座2層
法律狀態(tài) -

摘要

摘要 一種優(yōu)化加載電路網(wǎng)表的方法，包括以下步驟：進行網(wǎng)表預(yù)加載，處理預(yù)加載的網(wǎng)表內(nèi)容，提取網(wǎng)表語句關(guān)鍵字；根據(jù)語句關(guān)鍵字，標(biāo)記未經(jīng)過實例化的子電路塊和器件模型塊；根據(jù)語句關(guān)鍵字，預(yù)處理正式網(wǎng)表加載時依賴的網(wǎng)表內(nèi)容；正式加載網(wǎng)表時，跳過已標(biāo)記的子電路模塊和器件模塊，并從預(yù)加載結(jié)果中獲取加載所需的正確依賴。本發(fā)明的優(yōu)化加載電路網(wǎng)表的方法，能夠通過預(yù)加載篩除冗余的電路網(wǎng)表內(nèi)容，加快正式加載網(wǎng)表的速度，并通過提前處理加載電路網(wǎng)表時需要的依賴，保證加載正確執(zhí)行。