一種卷積神經(jīng)網(wǎng)絡(luò)加速器實(shí)現(xiàn)架構(gòu)

基本信息

申請?zhí)?/td> CN201911076768.6 申請日 -
公開（公告）號 CN111008697A 公開（公告）日 2020-04-14
申請公布號 CN111008697A 申請公布日 2020-04-14
分類號 G06N3/063(2006.01)I;G06N3/04(2006.01)I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 毛寧;黃志洪;楊海鋼 申請（專利權(quán)）人 北京中科勝芯科技有限公司
代理機(jī)構(gòu) 南京行高知識產(chǎn)權(quán)代理有限公司 代理人 北京中科勝芯科技有限公司
地址 100043北京市石景山區(qū)石景山路54號院6號樓4層403-14
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種卷積神經(jīng)網(wǎng)絡(luò)加速器實(shí)現(xiàn)架構(gòu)，包括：用于存儲權(quán)值數(shù)據(jù)的第一存儲器、第二存儲器、第三存儲器和第四存儲器；用于存儲特征圖數(shù)據(jù)的第六存儲器、第八存儲器和第十存儲器，用于進(jìn)行卷積運(yùn)算的第五運(yùn)算器、第七運(yùn)算器、第九運(yùn)算器和第十一運(yùn)算器。本發(fā)明提供的卷積神經(jīng)網(wǎng)絡(luò)加速器實(shí)現(xiàn)架構(gòu)；能夠減少存儲資源消耗；利用卷積神經(jīng)網(wǎng)絡(luò)內(nèi)部輸入特征圖之間的并行性，輸出特征圖之間的并行性，實(shí)現(xiàn)并行度的靈活配置。??