半導體結(jié)構(gòu)及其形成方法

基本信息

申請?zhí)?/td> CN202111494126.5 申請日 -
公開（公告）號 CN114203827A 公開（公告）日 2022-03-18
申請公布號 CN114203827A 申請公布日 2022-03-18
分類號 H01L29/788（2006.01）I;H01L29/78（2006.01）I;H01L21/336（2006.01）I;H01L27/11517（2017.01）I 分類 基本電氣元件;
發(fā)明人 許昭昭 申請（專利權(quán)）人 華虹半導體（無錫）有限公司
代理機構(gòu) 北京集佳知識產(chǎn)權(quán)代理有限公司 代理人 唐嘉
地址 214028江蘇省無錫市新吳區(qū)新洲路30號
法律狀態(tài) -

摘要

摘要 半導體結(jié)構(gòu)及其形成方法，其中一種半導體結(jié)構(gòu)，包括：襯底；位于所述襯底上的選擇柵結(jié)構(gòu)；位于所述選擇柵結(jié)構(gòu)上的輔助柵結(jié)構(gòu)；位于所述選擇柵結(jié)構(gòu)和所述輔助柵結(jié)構(gòu)兩側(cè)的襯底上的側(cè)墻柵結(jié)構(gòu)，所述側(cè)墻柵結(jié)構(gòu)包括控制柵結(jié)構(gòu)和浮柵結(jié)構(gòu)，所述浮柵結(jié)構(gòu)位于所述控制柵結(jié)構(gòu)的側(cè)壁與所述選擇柵結(jié)構(gòu)和所述輔助柵結(jié)構(gòu)的側(cè)壁之間以及位于所述控制柵結(jié)構(gòu)與所述襯底之間。通過減薄所述選擇柵結(jié)構(gòu)中的柵介質(zhì)層的厚度，能夠延緩短溝道效應并增加所述選擇柵結(jié)構(gòu)的控制能力。