SoC混合驗(yàn)證方法

基本信息

申請(qǐng)?zhí)?/td> CN202111664316.7 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN114519316A 公開(kāi)（公告）日 2022-05-20
申請(qǐng)公布號(hào) CN114519316A 申請(qǐng)公布日 2022-05-20
分類號(hào) G06F30/331（2020.01）I;G06F30/327（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 劉海峰 申請(qǐng)（專利權(quán)）人 無(wú)錫亞科鴻禹電子有限公司
代理機(jī)構(gòu) 無(wú)錫嘉馳知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 -
地址 214105江蘇省無(wú)錫市錫山區(qū)安鎮(zhèn)街道丹山路66號(hào)兗礦信達(dá)大廈A1208
法律狀態(tài) -

摘要

摘要 本發(fā)明提供SoC混合驗(yàn)證方法，包括：qemu模擬器，qemu模擬器基于內(nèi)存模擬嵌入式SoC硬件平臺(tái)給客戶機(jī)提供運(yùn)行環(huán)境，并提供qapi接口給虛擬設(shè)備來(lái)基于內(nèi)存區(qū)模擬虛擬設(shè)備給客戶機(jī)使用；仿真加速器，仿真加速器與qemu模擬器之間通過(guò)RPC協(xié)議實(shí)現(xiàn)通信連接，提供嵌入式軟件的應(yīng)用層程序和內(nèi)核態(tài)驅(qū)動(dòng)與硬件設(shè)計(jì)進(jìn)行數(shù)據(jù)交互通道，用于接收qemu模擬器發(fā)送的數(shù)據(jù)并運(yùn)行模擬驗(yàn)證RTL寄存器傳輸級(jí)設(shè)計(jì)；FPGA原型驗(yàn)證板，所述FPGA原型驗(yàn)證板與仿真加速器之間PCIE總線連接，用于運(yùn)行RTL寄存器傳輸級(jí)設(shè)計(jì)；本專利實(shí)現(xiàn)硅前硬件和嵌入式軟件協(xié)同混合驗(yàn)證，為嵌入式軟件及RTL的早期開(kāi)發(fā)提供更準(zhǔn)確、更即時(shí)的模擬驗(yàn)證環(huán)境，有力推動(dòng)SoC開(kāi)發(fā)上市進(jìn)度，且實(shí)現(xiàn)方便、可擴(kuò)展性強(qiáng)、可移植性強(qiáng)。