SoC混合驗證方法

基本信息

申請?zhí)?/td> CN202111664316.7 申請日 -
公開（公告）號 CN114519316A 公開（公告）日 2022-05-20
申請公布號 CN114519316A 申請公布日 2022-05-20
分類號 G06F30/331（2020.01）I;G06F30/327（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 劉海峰 申請（專利權(quán)）人 無錫亞科鴻禹電子有限公司
代理機構(gòu) 無錫嘉馳知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 -
地址 214105江蘇省無錫市錫山區(qū)安鎮(zhèn)街道丹山路66號兗礦信達(dá)大廈A1208
法律狀態(tài) -

摘要

摘要 本發(fā)明提供SoC混合驗證方法，包括：qemu模擬器，qemu模擬器基于內(nèi)存模擬嵌入式SoC硬件平臺給客戶機提供運行環(huán)境，并提供qapi接口給虛擬設(shè)備來基于內(nèi)存區(qū)模擬虛擬設(shè)備給客戶機使用；仿真加速器，仿真加速器與qemu模擬器之間通過RPC協(xié)議實現(xiàn)通信連接，提供嵌入式軟件的應(yīng)用層程序和內(nèi)核態(tài)驅(qū)動與硬件設(shè)計進行數(shù)據(jù)交互通道，用于接收qemu模擬器發(fā)送的數(shù)據(jù)并運行模擬驗證RTL寄存器傳輸級設(shè)計；FPGA原型驗證板，所述FPGA原型驗證板與仿真加速器之間PCIE總線連接，用于運行RTL寄存器傳輸級設(shè)計；本專利實現(xiàn)硅前硬件和嵌入式軟件協(xié)同混合驗證，為嵌入式軟件及RTL的早期開發(fā)提供更準(zhǔn)確、更即時的模擬驗證環(huán)境，有力推動SoC開發(fā)上市進度，且實現(xiàn)方便、可擴展性強、可移植性強。