多波束相控陣小型化非對(duì)稱功率合成網(wǎng)絡(luò)結(jié)構(gòu)及校準(zhǔn)方法

基本信息

申請(qǐng)?zhí)?/td> CN202011076785.2 申請(qǐng)日 -
公開（公告）號(hào) CN112202413A 公開（公告）日 2021-01-08
申請(qǐng)公布號(hào) CN112202413A 申請(qǐng)公布日 2021-01-08
分類號(hào) H03G3/20 分類 基本電子電路;
發(fā)明人 賈海昆;鄧偉;池保勇 申請(qǐng)（專利權(quán)）人 北京博瑞微電子科技有限公司
代理機(jī)構(gòu) 北京眾合誠成知識(shí)產(chǎn)權(quán)代理有限公司 代理人 北京博瑞微電子科技有限公司
地址 100080 北京市海淀區(qū)成府路28號(hào)11層3-1107
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了屬于集成電路設(shè)計(jì)領(lǐng)域的一種多波束相控陣小型化非對(duì)稱功率合成網(wǎng)絡(luò)結(jié)構(gòu)及校準(zhǔn)方法。該小型化非對(duì)稱功率合成網(wǎng)絡(luò)包括16路輸入，4路輸出，每4路到1路的功率合成采用非對(duì)稱式的結(jié)構(gòu)，中間采用耦合傳輸線連接在一起；在芯片上，四組耦合傳輸線水平排開。采用移相器、可變?cè)鲆娣糯笃鳌⒐β屎铣善骱凸β蕼y(cè)試器組成的校準(zhǔn)裝置進(jìn)行校準(zhǔn)，本發(fā)明通過使用非對(duì)稱式的全連接功率合成網(wǎng)絡(luò)，降低功率合成網(wǎng)絡(luò)的走線復(fù)雜度和所占據(jù)的芯片面積，并采用校準(zhǔn)技術(shù)補(bǔ)償非對(duì)稱式引入的失配，最終實(shí)現(xiàn)緊湊化的功率合成網(wǎng)絡(luò)。為減小相控陣功率合成網(wǎng)絡(luò)的面積，從而減小芯片面積，減小成本。