TD-SCDMA/3G/4G終端多徑接收合并器

基本信息

申請(qǐng)?zhí)?/td> CN200610155273.9 申請(qǐng)日 -
公開（公告）號(hào) CN101127973B 公開（公告）日 2011-11-02
申請(qǐng)公布號(hào) CN101127973B 申請(qǐng)公布日 2011-11-02
分類號(hào) H04B1/7115(2011.01)I;H04L25/03(2006.01)I 分類 電通信技術(shù);
發(fā)明人 李飛波;許雪琦 申請(qǐng)（專利權(quán)）人 浙江宏錦通信集團(tuán)有限公司
代理機(jī)構(gòu) 杭州中平專利事務(wù)所有限公司 代理人 翟中平
地址 310012 浙江省杭州市西斗門路18號(hào)浙江華立通信集團(tuán)有限公司
法律狀態(tài) -

摘要

摘要 本申請(qǐng)?zhí)岢鲆环N技術(shù)領(lǐng)先的TD-SCDMA及第三代、第四代移動(dòng)通信(4G)終端的多徑接收合并器，負(fù)責(zé)接收來自多徑信號(hào)接收機(jī)輸出的(I/Q)符號(hào)流(含通信信息)，將多徑接收的(I/Q)符號(hào)流有效地合并成單路(I/Q)符號(hào)流，用于進(jìn)一步完成基帶解調(diào)。該多徑接收合并器是基帶接收機(jī)的重要組成部分，基帶接收機(jī)主定時(shí)器為多徑接收合并器提供系統(tǒng)同步定時(shí)信號(hào)。該多徑接收合并器使用1個(gè)環(huán)形FIFO緩存器，作為數(shù)據(jù)存儲(chǔ)器RAM，用于保存從各個(gè)接收路徑收到的新符號(hào)，以及保存對(duì)從各路徑接收到的符號(hào)的合并結(jié)果。該多徑接收合并器根據(jù)來自主定時(shí)器的新(I/Q)符號(hào)指示，對(duì)接收的每一個(gè)新符號(hào)進(jìn)行計(jì)數(shù)，從而獲得多徑接收合并器當(dāng)前要輸出的I/Q符號(hào)在上述數(shù)據(jù)存儲(chǔ)器RAM中的位置。主定時(shí)器所指示的當(dāng)前符號(hào)寫入多徑接收合并器的數(shù)據(jù)存儲(chǔ)器RAM的地址位置，與多徑接收合并器從數(shù)據(jù)存儲(chǔ)器RAM中取當(dāng)前輸出的I/Q符號(hào)的地址位置，二者之間的偏移量取一個(gè)固定值，是多徑按收合并器所允許的最大路徑遲延，也是多徑接收合并器所引入的解調(diào)時(shí)間遲延。來自接收路徑的數(shù)據(jù)所寫入數(shù)據(jù)存儲(chǔ)器RAM的地址是各接收路徑發(fā)送來的符號(hào)的下標(biāo)、主定時(shí)器指示的當(dāng)前收到的符號(hào)的下標(biāo)、多徑接收合并器讀數(shù)據(jù)存儲(chǔ)器RAM的指針、多徑接收合并器所允許的最大路徑遲延的函數(shù)。