一種用于喚醒處理器的電路和方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN201910007121.1 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN109683975B | 公開(kāi)（公告）日 | 2022-02-15 |
| 申請(qǐng)公布號(hào) | CN109683975B | 申請(qǐng)公布日 | 2022-02-15 |
| 分類(lèi)號(hào) | G06F9/4401（2018.01）I;G06F1/04（2006.01）I;G06F1/3234（2019.01）I | 分類(lèi) | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 劉慧;謝文錄 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 華大半導(dǎo)體有限公司 |
| 代理機(jī)構(gòu) | 上海智晟知識(shí)產(chǎn)權(quán)代理事務(wù)所（特殊普通合伙） | 代理人 | 李鏑的 |
| 地址 | 201203上海市浦東新區(qū)亮秀路112號(hào)Y1座305室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明涉及一種用于喚醒處理器的電路，其中所述處理器能夠工作待機(jī)模式下和運(yùn)行模式下，其中在中斷階段，所述處理器被從待機(jī)模式喚醒并進(jìn)入運(yùn)行模式；所述電路包括：第一喚醒電路，其被配置為在中斷階段向處理器提供具有第一精度的第一系統(tǒng)時(shí)鐘，其中所述第一喚醒電路以第一電流運(yùn)行；以及第二喚醒電路，其被配置為在運(yùn)行模式下向處理器提供具有第二精度的第二系統(tǒng)時(shí)鐘，其中所述第二喚醒電路以第二電流運(yùn)行，其中第二精度高于第一精度，并且第二電流的大小低于第一電流的大小。本發(fā)明還涉及一種用于喚醒處理器的方法。通過(guò)該電路或該方法，可以實(shí)現(xiàn)處理器的高速喚醒，同時(shí)保持低功耗和高系統(tǒng)時(shí)鐘精度。 |
