存儲運算電路模塊及處理器

基本信息

申請?zhí)?/td> CN201910340619.X 申請日 -
公開（公告）號 CN110085270B 公開（公告）日 2021-05-14
申請公布號 CN110085270B 申請公布日 2021-05-14
分類號 G11C7/10;G11C7/18 分類 信息存儲;
發(fā)明人 胡穎哲;唐翱翔;王天策;張琪 申請（專利權(quán)）人 珠海普林芯馳科技有限公司
代理機構(gòu) 珠海智專專利商標代理有限公司 代理人 林永協(xié)
地址 519000 廣東省珠海市高新區(qū)唐家灣鎮(zhèn)大學路101號清華科技園二期3棟403單元
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種存儲運算電路模塊及處理器，該存儲運算電路模塊包括多個陣列布置的存儲運算單元，每一存儲運算單元均連接至字線以及位線；其中，存儲運算單元包括一個存儲單元以及第一開關(guān)器件、第二開關(guān)器件，第一開關(guān)器件的第一端連接至存儲單元的互補信號端，第二開關(guān)器件的第一端連接至存儲單元的輸出信號端；第一開關(guān)器件的第二端連接至第三開關(guān)器件的第一端，第二開關(guān)器件的第二端連接至第三開關(guān)器件的第一端，第三開關(guān)器件的第一端連接有電荷存儲單元；第一開關(guān)器件與第二開關(guān)器件均由運算數(shù)據(jù)信號選擇導(dǎo)通或關(guān)斷。該處理器包括計算單元以及上述的存儲運算電路模塊。本發(fā)明可以在存儲器內(nèi)實現(xiàn)數(shù)據(jù)的運算，提高處理器的數(shù)據(jù)處理速度。