芯片自動測試設(shè)備的通道延時偏差的校準方法
基本信息
| 申請?zhí)?/td> | CN201810763575.7 | 申請日 | - |
| 公開（公告）號 | CN110716120B | 公開（公告）日 | 2021-07-23 |
| 申請公布號 | CN110716120B | 申請公布日 | 2021-07-23 |
| 分類號 | G01R31/28（2006.01）I | 分類 | 測量；測試; |
| 發(fā)明人 | 王勇;樓冬明;范衛(wèi)東;陳榕暉;梅萌 | 申請（專利權(quán)）人 | 瀾起科技股份有限公司 |
| 代理機構(gòu) | 北京市君合律師事務(wù)所 | 代理人 | 毛健;顧云峰 |
| 地址 | 200233上海市徐匯區(qū)宜山路900號1幢A6 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本申請涉及一種用于芯片自動測試設(shè)備的通道延時偏差的校準方法。校準方法包括：提供多個校準參考器件，其中多個校準參考器件具有第二組延時路徑，每個延時路徑具有預定路徑延時值并且連接一個校準參考器件的一對引腳，并且每個引腳至多連接到一個延時路徑；分別將多個校準參考器件中的每個校準參考器件連接到芯片自動測試設(shè)備，其中第一組測試通道中每一個測試通道的測試探針分別連接到校準參考器件的一個引腳；利用芯片自動測試設(shè)備對多個校準參考器件進行測試，以獲得從一個或多個發(fā)送通道至一個或多個接收通道的多個延時測量；以及基于多個延時測量計算第一組測試通道中的測試通道的延時偏差。 |
