目標(biāo)檢測算法的硬件架構(gòu)的資源估算、配置方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN201710287107.2 申請日 -
公開（公告）號 CN108804974A 公開（公告）日 2021-07-02
申請公布號 CN108804974A 申請公布日 2021-07-02
分類號 G06K9/00 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 牛昕宇 申請（專利權(quán)）人 上海鯤云信息科技有限公司
代理機(jī)構(gòu) 上海光華專利事務(wù)所（普通合伙） 代理人 徐秋平
地址 518000 廣東省深圳市福田區(qū)福保街道保稅區(qū)市花路長富金茂大廈11層1109室
法律狀態(tài) -

摘要

摘要 本發(fā)明提供一種目標(biāo)檢測算法的硬件架構(gòu)的資源估算、配置方法及系統(tǒng)，提取基于深度學(xué)習(xí)的目標(biāo)檢測算法所包含的計(jì)算層級和每個層級的計(jì)算參數(shù)；基將基于深度學(xué)習(xí)的目標(biāo)檢測算法映射至所述基于深度學(xué)習(xí)的目標(biāo)檢測算法的硬件架構(gòu)；利用基于深度學(xué)習(xí)的目標(biāo)檢測算法的硬件架構(gòu)的資源估算方法，估算映射后的所述基于深度學(xué)習(xí)的目標(biāo)檢測算法的硬件架構(gòu)所需的整體資源；計(jì)算FPGA所能容納的最大并行度；基于所述基于深度學(xué)習(xí)的目標(biāo)檢測算法，根據(jù)不同的計(jì)算層級，重新配置卷積計(jì)算核和全連接計(jì)算核。本發(fā)明的目標(biāo)檢測算法的硬件架構(gòu)的資源估算、配置方法及系統(tǒng)能夠通過最優(yōu)化的資源配置實(shí)現(xiàn)最優(yōu)的計(jì)算性能大大提升目標(biāo)檢測的實(shí)時性。