一種基于MCU的可調(diào)DAC緩輸出方法及系統(tǒng)
基本信息
申請?zhí)?/td> | CN202110547438.1 | 申請日 | - |
公開(公告)號 | CN113206669A | 公開(公告)日 | 2021-08-03 |
申請公布號 | CN113206669A | 申請公布日 | 2021-08-03 |
分類號 | H03M1/66 | 分類 | 基本電子電路; |
發(fā)明人 | 劉旭;張惠軍;尚麗敏;詹武剛;劉茜;陳德剛;沈鵬程 | 申請(專利權(quán))人 | 武漢永力科技股份有限公司 |
代理機(jī)構(gòu) | 武漢東喻專利代理事務(wù)所(普通合伙) | 代理人 | 雷霄 |
地址 | 430223 湖北省武漢市東湖新技術(shù)開發(fā)區(qū)流芳園南路19號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開了一種基于MCU的可調(diào)DAC緩輸出方法及系統(tǒng)。該方法包括步驟:初始化DAC模塊,讀取DAC模塊的輸出高端偏移值、輸出低端偏移值、DAC模塊的寄存器能寫入的最大值和DAC模塊的輸出起始值;設(shè)置DAC模塊的輸出目標(biāo)值、DAC模塊的輸出時(shí)間周期、從輸出起始值到輸出目標(biāo)值所需要的輸出時(shí)間和每單位時(shí)間周期的輸出電壓步進(jìn)值;選擇輸出模式為時(shí)間輸出模式或步進(jìn)輸出模式中的一種;根據(jù)輸出模式計(jì)算每個(gè)時(shí)間周期的DAC模塊數(shù)字輸入量,使得DAC模塊的模擬量輸出斜率與后級電路相匹配。本發(fā)明能夠解決現(xiàn)有DAC模塊輸出與后級電路不匹配的問題,具有無需多次對設(shè)備下載程序來調(diào)試DAC輸出斜率、技術(shù)方案靈活、成本低的優(yōu)點(diǎn)。 |
