一種LED外延結(jié)構(gòu)及懸掛式芯片結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN201921568759.4 | 申請日 | - |
公開(公告)號 | CN210429861U | 公開(公告)日 | 2020-04-28 |
申請公布號 | CN210429861U | 申請公布日 | 2020-04-28 |
分類號 | H01L33/20;H01L33/00 | 分類 | 基本電氣元件; |
發(fā)明人 | 席慶男;許南發(fā);王曉慧;李志 | 申請(專利權(quán))人 | 元旭半導(dǎo)體科技(天津)有限公司 |
代理機構(gòu) | 濟南誠智商標(biāo)專利事務(wù)所有限公司 | 代理人 | 楊筠 |
地址 | 230000 安徽省合肥市經(jīng)濟技術(shù)開發(fā)區(qū)天門路以西,錦繡大道以南天門湖工業(yè)園1幢廠房2層 | ||
法律狀態(tài) | - |
摘要
摘要 | 本實用新型屬于LED芯片技術(shù)領(lǐng)域,提供了一種LED外延結(jié)構(gòu)及懸掛式芯片結(jié)構(gòu),LED外延結(jié)構(gòu)包括襯底,襯底上設(shè)有第一GaN外延層,第一GaN外延層為具有槽面和梁面的溝槽結(jié)構(gòu),且槽面和梁面相間設(shè)置,槽面上覆蓋有二氧化硅層或氮化硅層,第一GaN外延層的上方對應(yīng)設(shè)有第二GaN外延層,第二GaN外延層與第一GaN外延層的梁面相接,且第二GaN外延層與二氧化硅層或氮化硅層間具有一間隙,第二GaN外延層上設(shè)有量子阱層,量子阱層上設(shè)有P型GaN層。本實用新型的LED外延結(jié)構(gòu)便于實現(xiàn)懸掛式芯片結(jié)構(gòu)的制備,懸掛式芯片結(jié)構(gòu)便于實現(xiàn)散熱性好、光電性能穩(wěn)定好、壽命長的微小型薄膜芯片的生產(chǎn),同時能夠有效減少芯片加工工藝流程,提高LED芯片的生產(chǎn)效率,降低生產(chǎn)成本。 |
