一種內(nèi)嵌NVM芯片的低功耗設(shè)計方法及系統(tǒng)

基本信息

申請?zhí)?/td> CN201911339781.6 申請日 -
公開（公告）號 CN111159962A 公開（公告）日 2020-05-15
申請公布號 CN111159962A 申請公布日 2020-05-15
分類號 G06F30/32 分類 計算；推算；計數(shù);
發(fā)明人 馬文波;劉珂;韓亞明 申請（專利權(quán)）人 北京華大信安科技有限公司
代理機構(gòu) 北京弘權(quán)知識產(chǎn)權(quán)代理事務所（普通合伙） 代理人 北京華大信安科技有限公司
地址 100015 北京市東城區(qū)東直門外萬紅西街2號21幢B座4,5層
法律狀態(tài) -

摘要

摘要 本申請公開了一種內(nèi)嵌NVM芯片的低功耗設(shè)計系統(tǒng)，包括：LDO模塊，用于實現(xiàn)電源電壓的轉(zhuǎn)換，使芯片供電電壓轉(zhuǎn)換成芯片內(nèi)核使用電壓，并且在關(guān)閉狀態(tài)下的輸出為高阻態(tài)；PDBC模塊，是電源開關(guān)控制模塊，用于根據(jù)接收的控制信號，給所述LDO模塊發(fā)出指令信號，打開或關(guān)閉所述LDO模塊；POC模塊，所述芯片供電電壓和所述內(nèi)核使用電壓的檢測模塊，當兩者均有效時，輸出標志信號；IO模塊，帶有可控晶體管，當所述POC模塊輸出的標志信號無效時，關(guān)閉所述可控晶體管；PORE模塊，上下電復位模塊；PORI模塊，上下電復位模塊。該系統(tǒng)采用低成本、高可靠性的芯片低功耗設(shè)計方法，可極大降低芯片的靜態(tài)功耗。