一種芯片封裝結(jié)構(gòu)及其封裝方法
基本信息
申請(qǐng)?zhí)?/td> | CN202110633653.3 | 申請(qǐng)日 | - |
公開(kāi)(公告)號(hào) | CN113380772A | 公開(kāi)(公告)日 | 2021-09-10 |
申請(qǐng)公布號(hào) | CN113380772A | 申請(qǐng)公布日 | 2021-09-10 |
分類(lèi)號(hào) | H01L23/64(2006.01)I;H01L23/498(2006.01)I;H01L23/31(2006.01)I;H01L21/56(2006.01)I | 分類(lèi) | 基本電氣元件; |
發(fā)明人 | 王全龍;曹立強(qiáng) | 申請(qǐng)(專(zhuān)利權(quán))人 | 上海先方半導(dǎo)體有限公司 |
代理機(jī)構(gòu) | 北京三聚陽(yáng)光知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 薛異榮 |
地址 | 214000江蘇省無(wú)錫市新吳區(qū)太湖國(guó)際科技園菱湖大道200號(hào)中國(guó)傳感網(wǎng)國(guó)際創(chuàng)新園D1棟 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供一種芯片封裝結(jié)構(gòu)及其制備方法,芯片封裝結(jié)構(gòu)包括:基板、芯片、絕緣層、電容結(jié)構(gòu)、以及封裝層。本發(fā)明提供一種芯片封裝結(jié)構(gòu)及其封裝方法,通過(guò)將電容結(jié)構(gòu)封裝于芯片的表面以及側(cè)壁,將電容結(jié)構(gòu)應(yīng)用在封裝中,進(jìn)而可以提高芯片的集成度。本發(fā)明將所述第一電極層、所述第二電極層和所述電容介質(zhì)層均沿著所述芯片背向所述基板的一側(cè)表面和所述芯片的側(cè)壁延伸。因此,所述第一電極層與所述第二電極層可以獲得更大的相對(duì)面積,這可以提高電容的容量。 |
