時序修正方法及裝置、計算裝置和存儲介質(zhì)

基本信息

申請?zhí)?/td> CN202110952814.5 申請日 -
公開（公告）號 CN113673191A 公開（公告）日 2021-11-19
申請公布號 CN113673191A 申請公布日 2021-11-19
分類號 G06F30/3315（2020.01）I 分類 計算；推算；計數(shù);
發(fā)明人 劉毅;傅靜靜;陳彬;董森華 申請（專利權）人 深圳華大九天科技有限公司
代理機構 北京成創(chuàng)同維知識產(chǎn)權代理有限公司 代理人 蔡純;張靖琳
地址 518000廣東省深圳市福田區(qū)福保街道福保社區(qū)桃花路與檳榔道交匯處西北深九科技創(chuàng)業(yè)園5號樓1001
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種應用于集成電路的時序修正方法及裝置、計算裝置和存儲介質(zhì)。根據(jù)本發(fā)明實施例的時序修正方法，集成電路包括多個普通邏輯單元和多個備用修正單元；在集成電路中確定時序出現(xiàn)問題的時序路徑以及時序路徑中不滿足時序要求的第一普通邏輯單元；在第一普通邏輯單元的周邊設置搜索范圍，并在搜索范圍內(nèi)確定至少一個可用于時序修正的備用修正單元；逐一測試并獲得至少一個可用于時序修正的備用修正單元在集成電路中使用的時序結果；根據(jù)時序結果確定用于集成電路時序修正的目標備用修正單元，目標備用修正單元為至少一個可用于時序修正的備用修正單元中的至少一個。根據(jù)本發(fā)明實施例的時序修正方法等，保證了芯片設計的正確性。