時(shí)序修正方法及裝置、計(jì)算裝置和存儲(chǔ)介質(zhì)

基本信息

申請(qǐng)?zhí)?/td> CN202110952814.5 申請(qǐng)日 -
公開（公告）號(hào) CN113673191A 公開（公告）日 2021-11-19
申請(qǐng)公布號(hào) CN113673191A 申請(qǐng)公布日 2021-11-19
分類號(hào) G06F30/3315（2020.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 劉毅;傅靜靜;陳彬;董森華 申請(qǐng)（專利權(quán)）人 深圳華大九天科技有限公司
代理機(jī)構(gòu) 北京成創(chuàng)同維知識(shí)產(chǎn)權(quán)代理有限公司 代理人 蔡純;張靖琳
地址 518000廣東省深圳市福田區(qū)福保街道福保社區(qū)桃花路與檳榔道交匯處西北深九科技創(chuàng)業(yè)園5號(hào)樓1001
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種應(yīng)用于集成電路的時(shí)序修正方法及裝置、計(jì)算裝置和存儲(chǔ)介質(zhì)。根據(jù)本發(fā)明實(shí)施例的時(shí)序修正方法，集成電路包括多個(gè)普通邏輯單元和多個(gè)備用修正單元；在集成電路中確定時(shí)序出現(xiàn)問題的時(shí)序路徑以及時(shí)序路徑中不滿足時(shí)序要求的第一普通邏輯單元；在第一普通邏輯單元的周邊設(shè)置搜索范圍，并在搜索范圍內(nèi)確定至少一個(gè)可用于時(shí)序修正的備用修正單元；逐一測(cè)試并獲得至少一個(gè)可用于時(shí)序修正的備用修正單元在集成電路中使用的時(shí)序結(jié)果；根據(jù)時(shí)序結(jié)果確定用于集成電路時(shí)序修正的目標(biāo)備用修正單元，目標(biāo)備用修正單元為至少一個(gè)可用于時(shí)序修正的備用修正單元中的至少一個(gè)。根據(jù)本發(fā)明實(shí)施例的時(shí)序修正方法等，保證了芯片設(shè)計(jì)的正確性。