一種異構(gòu)多處理器5G網(wǎng)關(guān)電路
基本信息
| 申請(qǐng)?zhí)?/td> | CN202121995694.9 | 申請(qǐng)日 | - |
| 公開（公告）號(hào) | CN215991226U | 公開（公告）日 | 2022-03-08 |
| 申請(qǐng)公布號(hào) | CN215991226U | 申請(qǐng)公布日 | 2022-03-08 |
| 分類號(hào) | H04W88/16（2009.01）I | 分類 | 電通信技術(shù); |
| 發(fā)明人 | 薛棟梁;范志強(qiáng);曹東剛;麻志毅;梅宏 | 申請(qǐng)（專利權(quán)）人 | 杭州未名信科科技有限公司 |
| 代理機(jī)構(gòu) | 北京辰權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 劉賀秋 |
| 地址 | 311200浙江省杭州市蕭山區(qū)寧圍街道錢江世紀(jì)公園C區(qū)1幢101室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本實(shí)用新型公開了一種異構(gòu)多處理器5G網(wǎng)關(guān)電路，其包括5G通信模塊、第一ARM處理器、第二ARM處理器及觸摸屏等。5G通信模塊與卡座或eSIM貼片卡連接。第一ARM處理器與5G通信模塊通過(guò)第一USB總線或PCIe總線連接，第一ARM處理器為綜合任務(wù)處理器。第二ARM處理器與第一ARM處理器通過(guò)第二USB總線、SPI總線、UART總線中至少一種總線連接。第二ARM處理器為實(shí)時(shí)任務(wù)處理器。本實(shí)用新型通過(guò)第一ARM處理器進(jìn)行復(fù)雜的數(shù)據(jù)處理、通過(guò)第二ARM處理器進(jìn)行實(shí)時(shí)數(shù)據(jù)處理，以兼顧數(shù)據(jù)處理能力和實(shí)時(shí)性的要求，滿足各種物聯(lián)網(wǎng)設(shè)備對(duì)網(wǎng)關(guān)性能的要求。 |
