一種半導(dǎo)體TSV結(jié)構(gòu)的制造工藝方法及半導(dǎo)體TSV結(jié)構(gòu)

基本信息

申請?zhí)?/td> CN201910485230.4 申請日 -
公開（公告）號 CN110277348B 公開（公告）日 2021-09-28
申請公布號 CN110277348B 申請公布日 2021-09-28
分類號 H01L21/768（2006.01）I;H01L23/538（2006.01）I 分類 基本電氣元件;
發(fā)明人 李航;孫晨;于連忠 申請（專利權(quán)）人 浙江芯動(dòng)科技有限公司
代理機(jī)構(gòu) 北京眾達(dá)德權(quán)知識產(chǎn)權(quán)代理有限公司 代理人 劉杰
地址 314000浙江省嘉興市南湖區(qū)亞中路551號2號樓1層101室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及半導(dǎo)體制造工藝技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體TSV結(jié)構(gòu)的制造工藝方法及其半導(dǎo)體TSV結(jié)構(gòu)，該方法包括：在硅片正面刻蝕正面環(huán)狀間隙，所述正面環(huán)狀間隙包括內(nèi)壁、外壁，所述外壁或所述內(nèi)壁包括一個(gè)以上的由上至下向相對側(cè)壁的方向凸起的結(jié)構(gòu)，所述環(huán)狀間隙包圍的硅片部分作為導(dǎo)電結(jié)構(gòu)；在所述正面環(huán)狀間隙的內(nèi)壁和外壁生長絕緣層，由于利用刻蝕大間隙的槽的刻蝕深度來刻蝕形成帶凸起結(jié)構(gòu)的環(huán)狀間隙，不僅可以降低單獨(dú)刻蝕小間隙槽中深度比限制的難度，而且可以利用形成的小間隙槽來減小深孔填充的難度，在提高刻蝕效率的同時(shí)也提高了填充效率，進(jìn)而提高半導(dǎo)體TSV結(jié)構(gòu)的加工效率。