用于低功耗內(nèi)核的乘除法器
基本信息
| 申請(qǐng)?zhí)?/td> | CN201811187700.0 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN109388373A | 公開(kāi)（公告）日 | 2019-02-26 |
| 申請(qǐng)公布號(hào) | CN109388373A | 申請(qǐng)公布日 | 2019-02-26 |
| 分類號(hào) | G06F7/52;G06F7/50 | 分類 | 計(jì)算；推算；計(jì)數(shù); |
| 發(fā)明人 | 胡振波 | 申請(qǐng)（專利權(quán)）人 | 芯來(lái)科技（武漢）有限公司 |
| 代理機(jī)構(gòu) | 蘇州中合知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） | 代理人 | 胡振波;芯來(lái)科技（武漢）有限公司 |
| 地址 | 201100 上海市閔行區(qū)漕寶路1467弄4區(qū)67號(hào)402室 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明公開(kāi)了一種用于低功耗內(nèi)核的乘除法器，包括：譯碼器，譯碼器用于將乘法指令譯碼成乘法操作、將除法指令譯碼成除法操作，還包括：運(yùn)算邏輯電路，運(yùn)算邏輯電路用于接收譯碼器傳輸來(lái)的乘法操作和除法操作，運(yùn)算邏輯電路還用于接收外部傳輸來(lái)的操作數(shù)并根據(jù)指令計(jì)算得出乘法和/或除法的運(yùn)算結(jié)果，運(yùn)算邏輯電路包括：第一寄存器、第二寄存器和數(shù)據(jù)運(yùn)算選擇單元，第一寄存器與數(shù)據(jù)運(yùn)算選擇單元連接，第二寄存器與數(shù)據(jù)運(yùn)算選擇單元連接，數(shù)據(jù)運(yùn)算選擇單元用于對(duì)操作數(shù)進(jìn)行運(yùn)算，通過(guò)復(fù)用加法器和寄存器，使用同一套硬件資源完成乘法操作和除法操作，以達(dá)到使用同一套硬件資源完成乘法操作和除法操作，提高運(yùn)算性能，節(jié)約面積減小功耗的目的。 |
