基于RISC-V指令集的二級流水線架構(gòu)

基本信息

申請?zhí)?/td> CN201810933214.2 申請日 -
公開（公告）號 CN109144573A 公開（公告）日 2019-01-04
申請公布號 CN109144573A 申請公布日 2019-01-04
分類號 G06F9/38 分類 計算；推算；計數(shù);
發(fā)明人 胡振波 申請（專利權(quán)）人 芯來科技（武漢）有限公司
代理機構(gòu) 蘇州中合知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 胡振波;芯來科技（武漢）有限公司
地址 201100 上海市閔行區(qū)漕寶路1467弄4區(qū)67號402室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于RISC?V指令集的二級流水線架構(gòu)，包括：取指令單元、執(zhí)行單元、數(shù)據(jù)讀寫單元、長流水線數(shù)據(jù)處理單元、擴展加速接口協(xié)處理器、回寫整數(shù)通用寄存器和總線接口單元，取指令單元取出指令后通過IR寄存器將指令發(fā)送至執(zhí)行單元，時通過PC寄存器將指令的PC值發(fā)送至執(zhí)行單元，執(zhí)行單元根據(jù)接收的指令和指令PC值對指令進(jìn)行譯碼和派遣，執(zhí)行單元通過譯碼出的操作數(shù)寄存器索引讀取回寫整數(shù)通用寄存器，執(zhí)行單元將指令派遣給各運輸模塊進(jìn)行運算，執(zhí)行單元將指令運算的結(jié)果寫回至回寫整數(shù)通用寄存器，總線接口單元用于輔助指令傳輸，通過在處理器內(nèi)核中采用兩級流水線架構(gòu)，以達(dá)到降低處理器內(nèi)核架構(gòu)成本、提高處理器性能的目的。