氮化鎵器件封裝結(jié)構(gòu)
基本信息
申請?zhí)?/td> | CN202010171081.7 | 申請日 | - |
公開(公告)號 | CN113394209A | 公開(公告)日 | 2021-09-14 |
申請公布號 | CN113394209A | 申請公布日 | 2021-09-14 |
分類號 | H01L25/18(2006.01)I;H01L23/488(2006.01)I | 分類 | 基本電氣元件; |
發(fā)明人 | 竇娟娟;李成;袁理 | 申請(專利權(quán))人 | 青島聚能創(chuàng)芯微電子有限公司 |
代理機構(gòu) | 上海光華專利事務(wù)所(普通合伙) | 代理人 | 余明偉 |
地址 | 266000山東省青島市嶗山區(qū)松嶺路169號青島國際創(chuàng)新園B座402 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供了一種氮化鎵器件封裝結(jié)構(gòu),包括:引線框架;封裝于所述引線框架上的第一芯片,所述第一芯片包含高壓耗盡型氮化鎵高電子遷移率晶體管;封裝于所述第一芯片上的第二芯片,所述第二芯片包含低壓增強型硅基金屬氧化物半導(dǎo)體場效應(yīng)晶體管。本發(fā)明通過采用直接疊裝的形式,將低壓增強型硅基金屬氧化物半導(dǎo)體場效應(yīng)晶體管的漏電極采用導(dǎo)電膜粘接在高壓耗盡型氮化鎵高電子遷移率晶體管芯片的源極電極處,減少了封裝結(jié)構(gòu)中的綁定線,從而減小了寄生電感;直接疊裝的結(jié)構(gòu)還優(yōu)化了芯片的布局排布,有效減小了封裝面積;且封裝結(jié)構(gòu)不使用DBC板,降低了封裝成本。 |
