一種基于系統(tǒng)級(jí)模擬集成電路設(shè)計(jì)參數(shù)自動(dòng)優(yōu)化方法

基本信息

申請(qǐng)?zhí)?/td> CN202110295747.4 申請(qǐng)日 -
公開（公告）號(hào) CN112906329A 公開（公告）日 2021-06-04
申請(qǐng)公布號(hào) CN112906329A 申請(qǐng)公布日 2021-06-04
分類號(hào) G06F30/33;G06F30/337 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 萬景;宗鈺;張征;黃益飛;房華 申請(qǐng)（專利權(quán)）人 蘇州復(fù)鵠電子科技有限公司
代理機(jī)構(gòu) 重慶百潤洪知識(shí)產(chǎn)權(quán)代理有限公司 代理人 陳萬江
地址 215000 江蘇省蘇州市中國（江蘇）自由貿(mào)易試驗(yàn)區(qū)蘇州片區(qū)蘇州工業(yè)園區(qū)星湖街328號(hào)創(chuàng)意產(chǎn)業(yè)園16-B202
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，特別涉及一種基于系統(tǒng)級(jí)模擬集成電路設(shè)計(jì)參數(shù)自動(dòng)優(yōu)化方法；包括以下步驟：A1、定義設(shè)計(jì)目標(biāo)；A2、固定電路架構(gòu)；A3、將電路劃分為A個(gè)子電路模塊；A4、將子電路模塊參數(shù)優(yōu)化結(jié)果的組合作為參數(shù)上傳給總電路；A5、總電路利用子電路模塊參數(shù)優(yōu)化結(jié)果的組合結(jié)合剩余的元件進(jìn)行參數(shù)優(yōu)化；A6、在優(yōu)化結(jié)果中選擇符合設(shè)計(jì)目標(biāo)的一組設(shè)計(jì)參數(shù)；A7、更新設(shè)計(jì)。本發(fā)明將大型電路參數(shù)優(yōu)化分解為多個(gè)子電路參數(shù)優(yōu)化，能夠減小電路參數(shù)優(yōu)化的難度與時(shí)間，同時(shí)可建立子電路模塊優(yōu)化結(jié)果庫以便于設(shè)計(jì)師調(diào)用，使得設(shè)計(jì)過程更加便捷高效，在子電路參數(shù)優(yōu)化方面，結(jié)合兩種解決方案，可適應(yīng)多種情況。