一種低速IO設(shè)備控制器的設(shè)計(jì)方法和結(jié)構(gòu)

基本信息

申請(qǐng)?zhí)?/td> CN201911100654.0 申請(qǐng)日 -
公開（公告）號(hào) CN110825667B 公開（公告）日 2022-03-11
申請(qǐng)公布號(hào) CN110825667B 申請(qǐng)公布日 2022-03-11
分類號(hào) G06F13/12（2006.01）I 分類 計(jì)算；推算；計(jì)數(shù);
發(fā)明人 胡權(quán);劉艷麗;張璐;郭御風(fēng);張明;馬卓;譚緒祥;吳歡歡;孫海洋;劉宇生;田雅芳;胡喬喬 申請(qǐng)（專利權(quán)）人 飛騰信息技術(shù)有限公司
代理機(jī)構(gòu) 長(zhǎng)沙軒榮專利代理有限公司 代理人 叢詩洋
地址 300450 天津市濱海新區(qū)海洋高新技術(shù)開發(fā)區(qū)信安創(chuàng)業(yè)廣場(chǎng)5號(hào)樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種低速IO設(shè)備控制器的設(shè)計(jì)方法和結(jié)構(gòu)，將多個(gè)引腳數(shù)目接近，接口時(shí)序邏輯類似的低速IO設(shè)備控制器整合為控制器模塊，所述控制器模塊只控制一組引腳信息，且同一時(shí)刻只有一組控制邏輯對(duì)所述引腳的操作有效果，所述控制模塊的多個(gè)低速IO設(shè)備控制器分時(shí)復(fù)用所述引腳。本發(fā)明在邏輯層次實(shí)現(xiàn)了芯片引腳的復(fù)用，通過設(shè)置代碼層次的邏輯控制，使得在不同工作模式下，內(nèi)部使用不同的邏輯來控制對(duì)外的引腳，當(dāng)需要其它功能的時(shí)候，通過寄存器配置和可編程邏輯模塊的查找表，控制對(duì)外輸出引腳的時(shí)序行為，能在滿足多種低速IO設(shè)備控制器數(shù)量要求下，有效的降低了SoC的引腳數(shù)目，最大限度的降低邏輯資源，并提高了使用的靈活性。