數(shù)字高速并行總線自適應區(qū)間校正方法、裝置及存儲介質(zhì)

基本信息

申請?zhí)?/td> CN202010287062.0 申請日 -
公開（公告）號 CN111506527B 公開（公告）日 2022-03-18
申請公布號 CN111506527B 申請公布日 2022-03-18
分類號 G06F13/16（2006.01）I;G06F13/42（2006.01）I;G11C27/02（2006.01）I 分類 計算；推算；計數(shù);
發(fā)明人 劉艷麗;胡權;張璐;郭御風;張明;馬卓;謝文俊;劉煊宏;劉志峰;譚緒祥;吳歡歡;孫海洋 申請（專利權）人 飛騰信息技術有限公司
代理機構 長沙軒榮專利代理有限公司 代理人 叢詩洋
地址 300450 天津市濱海新區(qū)海洋高新技術開發(fā)區(qū)信安創(chuàng)業(yè)廣場5號樓
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種數(shù)字高速并行總線自適應區(qū)間校正方法，通過是高頻率時鐘采樣DQS信號并定位所述DQS信號的上升沿，下降沿，在每個所述DQS信號的同步高低電平區(qū)間內(nèi)利用高頻時鐘加動態(tài)相位調(diào)整技術分別進行多次采樣，對多頻點多相位點采樣數(shù)據(jù)進行對比分析，確定最佳采樣區(qū)間，并將最有采樣相位及高頻定位點反饋到控制端，自適應調(diào)節(jié)校正采樣點，在控制器內(nèi)部建立周期性device采樣溫度LUT查找表，板級PCB走線預估長度和延時參數(shù)LUT查找表；結(jié)合CPU出廠默認setup和hold參數(shù)，通過自適應算法建立高頻時鐘采樣區(qū)間與可調(diào)延遲線的算法對應關系，在應用軟件層配置device時鐘，明確PCB級走線參數(shù)，控制器內(nèi)部自動保證驅(qū)動采樣數(shù)據(jù)的準確性。