集成電路
基本信息
申請?zhí)?/td> | CN201510794049.3 | 申請日 | - |
公開(公告)號 | CN106712762A | 公開(公告)日 | 2017-05-24 |
申請公布號 | CN106712762A | 申請公布日 | 2017-05-24 |
分類號 | H03K19/0175(2006.01)I;H01L27/02(2006.01)I;H01L23/50(2006.01)I | 分類 | 基本電子電路; |
發(fā)明人 | 施炳煌;廖棟才;李桓瑞 | 申請(專利權(quán))人 | 凌陽科技股份有限公司 |
代理機構(gòu) | 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 | 代理人 | 馬雯雯;臧建明 |
地址 | 中國臺灣新竹科學(xué)工業(yè)園區(qū)創(chuàng)新一路19號 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明提供一種集成電路。集成電路包括至少一主芯片以及輸入輸出接口芯片。主芯片具有多數(shù)個焊墊。輸入輸出接口芯片則包括時鐘信號產(chǎn)生器,并用以產(chǎn)生至少一時鐘信號。其中輸入輸出接口芯片的時鐘信號產(chǎn)生器提供時鐘信號至主芯片以作為主芯片的工作時鐘信號。主芯片為多晶胞芯片。各晶胞與相鄰的晶胞間具有至少一相隔空間。各信號傳輸線組用以進行至少部分相鄰晶胞間的信號傳輸。其中多晶胞芯片是可使用的,通過部分相隔空間進行切割以切斷部分信號傳輸線組,使多晶胞芯片被分割為多個子芯片,其中至少部分子芯片仍可使用。因此,本發(fā)明的集成電路,可有效降低生產(chǎn)成本。 |
