一種基于NOR Flash模塊的神經(jīng)網(wǎng)絡(luò)的數(shù)據(jù)切分運(yùn)算方法
基本信息
申請(qǐng)?zhí)?/td> | CN201911082357.8 | 申請(qǐng)日 | - |
公開(kāi)(公告)號(hào) | CN111222626B | 公開(kāi)(公告)日 | 2021-08-10 |
申請(qǐng)公布號(hào) | CN111222626B | 申請(qǐng)公布日 | 2021-08-10 |
分類號(hào) | G06N3/04;G06N3/063 | 分類 | 計(jì)算;推算;計(jì)數(shù); |
發(fā)明人 | 李政達(dá);任軍;酈晨俠;呂向東;盛榮華;徐瑞;陶臨風(fēng) | 申請(qǐng)(專利權(quán))人 | 恒爍半導(dǎo)體(合肥)股份有限公司 |
代理機(jī)構(gòu) | 北京中政聯(lián)科專利代理事務(wù)所(普通合伙) | 代理人 | 張春慧 |
地址 | 230000 安徽省合肥市廬陽(yáng)區(qū)天水路與太和路交口西北廬陽(yáng)中科大校友企業(yè)創(chuàng)新園11號(hào)樓 | ||
法律狀態(tài) | - |
摘要
摘要 | 本發(fā)明公開(kāi)了一種基于NOR Flash模塊的神經(jīng)網(wǎng)絡(luò)的數(shù)據(jù)切分運(yùn)算方法、單芯片、多芯片實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)的運(yùn)算方法、神經(jīng)網(wǎng)絡(luò)的IP核運(yùn)算架構(gòu),包括:在神經(jīng)網(wǎng)絡(luò)預(yù)置參數(shù)中獲取待運(yùn)算數(shù)據(jù)信息,以及神經(jīng)網(wǎng)絡(luò)各層的權(quán)值信息;判斷待運(yùn)算數(shù)據(jù)信息、以及神經(jīng)網(wǎng)絡(luò)各層的權(quán)值信息是否超過(guò)存儲(chǔ)陣列的規(guī)模參數(shù);當(dāng)超過(guò)時(shí),根據(jù)存儲(chǔ)陣列的規(guī)模參數(shù)對(duì)待運(yùn)算數(shù)據(jù)信息、以及神經(jīng)網(wǎng)絡(luò)各層的權(quán)值信息進(jìn)行切分;將切分后的待運(yùn)算數(shù)據(jù)信息對(duì)應(yīng)的加載在存儲(chǔ)陣列的輸入端,且根據(jù)神經(jīng)網(wǎng)絡(luò)各層的權(quán)值信息,設(shè)置各存儲(chǔ)單元的閾值電壓;并根據(jù)待運(yùn)算數(shù)據(jù)信息通過(guò)輸入信號(hào)生成電路轉(zhuǎn)換后的電壓以及存儲(chǔ)單元的閾值電壓進(jìn)行運(yùn)算處理;通過(guò)存儲(chǔ)陣列運(yùn)算后的輸出信號(hào)進(jìn)行累加完成后輸出。 |
