一種多層外延超結(jié)結(jié)構(gòu)VDMOS的結(jié)構(gòu)及其方法
基本信息
| 申請(qǐng)?zhí)?/td> | CN202110033982.4 | 申請(qǐng)日 | - |
| 公開(kāi)（公告）號(hào) | CN112614895A | 公開(kāi)（公告）日 | 2021-04-06 |
| 申請(qǐng)公布號(hào) | CN112614895A | 申請(qǐng)公布日 | 2021-04-06 |
| 分類(lèi)號(hào) | H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I | 分類(lèi) | 基本電氣元件; |
| 發(fā)明人 | 張永利;劉文;秦鵬海;王新強(qiáng);王丕龍 | 申請(qǐng)（專(zhuān)利權(quán)）人 | 深圳佳恩功率半導(dǎo)體有限公司 |
| 代理機(jī)構(gòu) | 武漢聚信匯智知識(shí)產(chǎn)權(quán)代理有限公司 | 代理人 | 劉丹 |
| 地址 | 518000廣東省深圳市寶安區(qū)西鄉(xiāng)街道固興社區(qū)駿翔U8智造產(chǎn)業(yè)園U6.7棟216 | ||
| 法律狀態(tài) | - | ||
摘要
| 摘要 | 本發(fā)明提供了一種多層外延超結(jié)結(jié)構(gòu)VDMOS的結(jié)構(gòu)及其方法，包括漏極，所述漏極的上方設(shè)置有襯底，所述襯底的上方設(shè)置有n型漂移區(qū)，所述n型漂移區(qū)的內(nèi)部設(shè)置有p型塊，所述p型塊的上方設(shè)置有p型阱，所述p型阱的內(nèi)部設(shè)置有n+型源區(qū)和p+型短路區(qū)，所述p型阱的頂部設(shè)置有柵極氧化層，通過(guò)在n型漂移區(qū)設(shè)置垂直于條形多晶層方向的橫向p型塊，將主要承壓層p型塊區(qū)域與p型阱的延伸方向垂直，使p型塊長(zhǎng)度不再成為限制單胞大小的因素，單胞大小完全由多晶層與多晶層間隔長(zhǎng)度決定，同時(shí)將原流程第一次刻蝕、第二次刻蝕、第三次刻蝕后的推進(jìn)工藝步驟整合為第三次刻蝕后，原制作工藝流程的三次推進(jìn)整合為一次推進(jìn)，大大節(jié)省了工藝時(shí)間與成本。?? |
