用于FPGA的多模式POR電路

基本信息

申請(qǐng)?zhí)?/td> CN201810212013.3 申請(qǐng)日 -
公開(kāi)（公告）號(hào) CN108347244B 公開(kāi)（公告）日 2021-09-21
申請(qǐng)公布號(hào) CN108347244B 申請(qǐng)公布日 2021-09-21
分類號(hào) H03K19/17736（2020.01）I 分類 基本電子電路;
發(fā)明人 孟智凱;馮曉玲;賈紅;程顯志;陳維新;韋嶔 申請(qǐng)（專利權(quán)）人 西安智多晶微電子有限公司
代理機(jī)構(gòu) 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 劉長(zhǎng)春
地址 710075陜西省西安市高新區(qū)科技二路72號(hào)西岳閣102室
法律狀態(tài) -

摘要

摘要 本發(fā)明涉及一種用于FPGA的多模式POR電路,包括：第一延遲模塊（101）、第二延遲模塊（102）、選通控制模塊（103）和輸出模塊（104）；其中，所述第一延遲模塊（101）的第一輸出端分別電連接所述第二延遲模塊（102）和所述選通控制模塊（103），所述第一延遲模塊（101）的第二輸出端電連接所述輸出模塊（104）；所述第二延遲模塊（102）電連接所述選通控制模塊（103）；所述選通控制模塊（103）電連接所述輸出模塊（104）。本發(fā)明提供的多模式POR電路可以靈活控制一個(gè)POR電路從微妙級(jí)到幾百毫秒級(jí)別的延時(shí)；同時(shí)，通過(guò)選擇器的輸出來(lái)控制D觸發(fā)器的時(shí)鐘和復(fù)位，可以在各種模式下按需屏蔽clk信號(hào)，使D觸發(fā)器不再動(dòng)作，從而降低了電路的動(dòng)態(tài)功耗。