一種基于FPGA的在線下載電路

基本信息

申請?zhí)?/td> CN201711472327.9 申請日 -
公開（公告）號 CN108182073B 公開（公告）日 2021-07-02
申請公布號 CN108182073B 申請公布日 2021-07-02
分類號 G06F8/65 分類 計算；推算；計數(shù);
發(fā)明人 王黎明;王興興;賈紅;程顯志;陳維新;韋嶔 申請（專利權(quán)）人 西安智多晶微電子有限公司
代理機構(gòu) 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所（普通合伙） 代理人 劉長春
地址 710075 陜西省西安市高新區(qū)科技二路72號西岳閣102室
法律狀態(tài) -

摘要

摘要 本發(fā)明公開了一種基于FPGA的在線下載電路，包括：數(shù)據(jù)解串模塊，用于對以第一時鐘頻率串行輸入的數(shù)據(jù)流進行解串；數(shù)據(jù)對齊模塊，連接所述數(shù)據(jù)解串模塊，用于將解串后的數(shù)據(jù)轉(zhuǎn)換為第一位寬的并行數(shù)據(jù)；數(shù)據(jù)傳輸緩存模塊，連接所述數(shù)據(jù)對齊模塊，用于存儲所述第一位寬的并行數(shù)據(jù)；指令處理模塊，連接所述數(shù)據(jù)對齊模塊，用于當判斷所述并行數(shù)據(jù)為第一指令時，執(zhí)行第一操作，或當判斷所述并行數(shù)據(jù)為第二指令時，執(zhí)行第二操作；數(shù)據(jù)流驅(qū)動模塊，連接所述數(shù)據(jù)傳輸緩存模塊和所述指令處理模塊，用于根據(jù)所述第二操作控制所述數(shù)據(jù)傳輸緩存模塊以第二時鐘頻率輸出并行數(shù)據(jù)到內(nèi)存中。本發(fā)明的基于FPGA的在線下載電路提高了數(shù)據(jù)處理效率，縮短FPGA配置時間。